Après le succès de la série d’ateliers sur les CMOS avancés en 2019-20, de la formation AMS en mars 2020 et de la première présentation de cette formation en mai et en août 2021, CMC propose de nouveau cette formation en partenariat avec Cadence Design Systems et GLOBALFOUNDRIESMD.
Il s’agit d’un cours avancé sur la méthodologie de conception analogique / à signaux mixtes au moyen d’outils de Cadence et de la trousse de conception de procédé (TCP) de FinFET GF12LP. Les participants auront l’occasion de fabriquer un circuit intégré qui cible la TCP GF12LP avec l’aide de CMC. Les participants auront ainsi la possibilité de travailler sur leurs conceptions dans le cadre du cours. Le contenu de la formation a été élaboré par Cadence.
Important Notes:
- This course is not for beginners and requires familiarity with Cadence tools and prior chip fabrication experience.
- Supervisors/Professors are to ensure they can check all the boxes in the Pre-requisites section prior to approving their students’ registration.
- Because course participants will have access to other proprietary and confidential information during the course, each participant is required to sign an Access to Intellectual Property & Non-Disclosure Agreement. Participants will be provided with the agreement by Sarah Neville (Neville@cmc.ca) during the registration process.
- To ensure compliance with various US and Canadian governmental export control regulations and those required by the technology suppliers, you must be physically situated within Canada while taking this course.
Calendrier de formation
| Date | Heure (HNE) | Emplacement |
|---|---|---|
| Du 29 nov. au 10 déc. 2021 | 12 h 30 à 17 h 30 | Séance virtuelle en ligne |
| Jours impairs (29 nov., 1, 3, 7, 9 déc.) | 12 h 30 à 14 h | Présentation, démonstration et début du laboratoire. |
| 14 h à 14 h 30 | Pause | |
| 14 h 30 à 17 h 30 | Travail de laboratoire à votre propre rythme | |
| Jours pairs (30 nov., 2, 6, 8, 10 déc.) | 13 h à 15 h | Heures de bureau : Des spécialistes de Cadence seront à votre disposition pour répondre à vos questions en lien avec les laboratoires. |
Description de la technologie
- Technologie de transistor FinFET 3D sur la technologie de CMOS de 12 nm.
- Les cellules standards et les bibliothèques de propriété intellectuelle proviennent de fournisseurs de propriété intellectuelle. (Les utilisateurs doivent obtenir l’accès. Non disponible par l’intermédiaire de CMC.)
- Caractéristiques de la GF12LP :
- Tensions logiques Vnom : 0,8 V, Vmax : 0,945 V
- 4 VT : SLVT / LVT / RVT / HVT.
- Offre d’E.-S. : Dispositifs EG de 1,2 V, de 1,35 V, de 1,5 V et de 1,8 V
- Résistor Well, résistor MOL de précision, condensateurs MIM / MIM4 / APMOM / MOS / VNCAP, ESD, eFuse, VPNP, VNPN et diodes, inducteurs, lignes de transmissions.
- Diélectriques à faible K et à très faible K interniveaux.
- Options de mise en boîtier : Soudure C4, bosse pilier en cuivre arrondie ou oblongue, micro-bosse pilier.
- La fabrication est effectuée dans une fonderie de GF aux États-Unis.
Conception de référence, flux de conception et laboratoires
La conception de référence est élaborée au moyen du procédé de FinFET GF12 et inclut les blocs analogiques et numériques.
La conception de référence s’avèrera adéquate pour illustrer les disciplines suivantes :
- Préparation schématique
- Agencement et préparation du placement
- Acheminement de l’agencement
- Finition de l’agencement
- Flux de conception numérique pour signaux mixtes
La documentation du flux de référence a été élaborée sous la forme d’un ensemble de présentations, chacune illustrant une partie distincte du développement. La documentation sera fournie au format PDF, et des exemplaires électroniques, marqués comme contenant des renseignements confidentiels, seront fournis aux étudiants. Les documents ne seront pas imprimés.
Prérequis
Les superviseurs doivent être en mesure de cocher toutes les cases suivantes pour confirmer que les étudiants et le personnel de recherche satisfont aux prérequis avant que leur demande d’inscription au cours soit traitée (limite de 30 participants) :
Révision recommandée de certains concepts
- « FinFET Semiconductor Structure and Function by ThresholdSystems » (structure à semiconducteur et fonctions de FinFET par ThresholdSystems)FinFET Semiconductor Structure and Function by ThresholdSystems
- FinFET Fundamentals (bases de FinFET) par le professeur Carusone
- Webinaire « How Row-Based Methodology Improves Custom Layout » (comment la méthodologie basée sur les rangées améliore l’agencement sur mesure)
Inscription
L’inscription au cours sera possible une fois que ces prérequis seront satisfaits. Le tarif d’inscription est de 500 $ pour un abonné.
Cancellations
Vous devez nous faire parvenir votre annulation de cours par écrit au moins une (1) semaine avant la date de début du cours afin d’être admissible à un remboursement complet des frais d’inscription. Une inscription annulée après la date limite ne sera pas remboursée. CMC Microsystèmes ne s’engage pas à rembourser les frais de déplacement ou d’hébergement.
Coordonnées
- Si vous avez des commentaires ou des questions au sujet du contenu du cours, veuillez communiquer avec Singh@cmc.ca.
- Si vous avez besoin de plus amples renseignements ou d’aide avec l’inscription, veuillez communiquer avec Neville@cmc.ca.