LAB

Testeur de taux d’erreur sur bits, synthétiseur d’horloge et dispositif de récupération du rythme de Centellax

Le testeur de taux d’erreur sur bits (BERT) de Centellax sert à caractériser le taux d’erreur associé à la transmission des signaux numériques entre une sortie et une entrée d’un composant. Il est destiné aux chercheurs qui nécessitent un contrôle précis du signal d’entrée de leur système en cours d’essais pour une vaste gamme de fréquences.

Le synthétiseur d’horloge et le dispositif de récupération du rythme de Centellax sont conçus pour prolonger l’utilisation du BERT.

Spécifications

Spécifications des systèmes de BERT et de récupération du rythme

  • Canal de séquençage de bits pseudoaléatoires de 0,5 à 12,5 Gbit/s et testeur d’erreur
  • Module de récupération d’horloge de 0,622 à 13,5 GHz TR1C1-A
  • Entrées et sorties différentielles ou asymétriques
  • Jumelage facultatif au synthétiseur d’horloge TG1C1-A inclus afin d’étendre la plage de fréquences sur laquelle les essais du BERT peuvent être réalisés
  • Interface NI LabView et PC

Spécification du synthétiseur d’horloge

  • Générateur d’ondes carrées de 500 MHz à 13,5 GHz
  • Plage d’amplitude entre 0,6 et 2,0 V
  • Plage de réglage de décalage entre -2,0 et 2,0 V c.c.
  • Gigue < 2,0 ps

Applications

  • Caractérisation de la qualité de la propagation du signal numérique à haute vitesse (domaine électrique) à l’intérieur d’un appareil au moyen d’une comparaison quantitative de l’entrée et de la sortie du système.
  • Horloge de laboratoire à usage général

Ce qui est inclus

  • BERT TG1B1
  • Synthétiseur d’horloge TG1C1-A
  • Dispositif de récupération du rythme TR1C1A
  • Terminaisons 50 Ω

Ressources

Manuel d’utilisateur du synthétiseur d’horloge Keysight N4963A (en anglais)

Louez ce matériel

Votre recherche bénéficie-t-elle des produits et services offerts par CMC Microsystèmes ?

Plateformes de conception à source ouverte pour le développement accéléré du système

Retour haut de page
X
Aller au contenu principal