CMC propose l’accès à la technologie CMOS GP 65 nm de TSMC. Cet accès est réservé aux titulaires de compte agréés par TSMC. Pour bénéficier de cette technologie, veuillez contacter [email protected].
CMC propose l’accès à cette technologie CMOS GP 65 nm via le service de navette de TSMC. La variante de procédé prise en charge par CMC est la suivante :
- Procédé 1P9M à signal mixte/RF configuré pour des tensions de 1,0 V/2,5 V et des options de métal supérieur ultra-épais (34 kA), adapté aux applications suivantes :
- Circuits à faible consommation
- Conceptions RF/signaux mixtes
- Circuits numériques à haute vitesse
- Les applications potentielles comprennent :
- Systèmes RF et hyperfréquences
- Systèmes de communication optique
Remarque : Le nombre prévu de puces à livrer pour cette technologie est de 100.
Contraintes
- Dimension Y requise de la matrice (mm), bague d’étanchéité comprise : 1, 2, 3, etc., doit être un nombre entier
- Dimension X requise de la matrice, bague d’étanchéité comprise : minimum 0,6 mm si la surface totale de la matrice est <= 3 mm2
- Densité de capacité MiM, le cas échéant (fF/um2) : 2
- Métal : 1p9m_6X1Z1U
- Épaisseur de la couche AP : 14,5 KA
- Tension d’entrée/sortie (V) : 2,5 V
