Ce procédé permet de fabriquer des structures coplanaires sur un substrat de silicium à haute résistivité, comme des résonateurs avec des facteurs de qualité d’environ un million. Les jonctions en aluminium (style Manhattan) fabriquées par lithographie par faisceau d’électrons peuvent être utilisées pour fabriquer des qubits transmoniques. CMC propose ce procédé dans le cadre d’un […]
Processus de jonction aluminium VTT Read More »
Ce processus en deux couches permet la fabrication de jonctions SWAPS (« side-wall passivated spacer ») en niobium au moyen d’une triple couche Nb-Al-AlOx-Nb avec une couche supérieure de câblage en niobium. CMC offre ce procédé dans le cadre d’un service de plaquettes multiprojets (MPW). Jonctions à triple couche Nb-Al-AlOx-Nb Substrat en silicium à résistivité élevée Couche
Processus de jonction SWAPS en niobium de VTT Read More »
Nitrure de silicium avec couche de dispositif de 400 nm d’épaisseur et couche d’oxyde tampon de 4,5 µm d’épaisseur Système de lithographie par faisceau électronique de 100 keV permettant des fonctionnalités jusqu’à une profondeur de 120 nm Dispositifs entièrement gravés (jusqu’à l’oxyde tampon) créés au moyen d’un procédé de gravure ICP-RIE anisotropique et d’un matériau
Procédé de fabrication au nitrure de silicium (SiN) d’Applied Nanotools (ANT) Read More »
Silicium sur isolant, couche de Si supérieure de 220 nm, oxyde enfoui (BOX) de 2 000 nm Système de lithographie par faisceau électronique de 100 keV permettant des fonctionnalités jusqu’à une profondeur de 60 nm Gravure complète sur le silicium supérieur pour une exécution de tranche multiprojet existante, gravure partielle sur silicone offerte prochainement Métallisation TiW/Al à trois couches et chauffeur
Processus de fabrication NanoSOI d’Applied Nanotools (ANT) Read More »
CMC offre un accès à la technologie CMOS LP de 65 µm de TSMC. L’accès est limité aux titulaires de compte approuvés par TSMC. Pour accéder à cette technologie, veuillez communiquer avec licensing@cmc.ca. CMC offre l’accès à cette technologie CMOS LP de 65 µm via le service de navette de TSMC. Le processus pris en charge
Technologie de processus CMOS LP de 0,65 µm de TSMC Read More »
CMC offre un accès à la technologie CMOS GP de 65 µm de TSMC. L’accès est limité aux titulaires de compte approuvés par TSMC. Pour accéder à cette technologie, veuillez communiquer avec licensing@cmc.ca. CMC offre l’accès à cette technologie CMOS GP de 65 µm via le service de navette de TSMC. Le processus pris en charge par CMC est: Processus à signal mixte
Technologie de processus CMOS GP de 0,65 µm de TSMC Read More »
CMC offre l’accès à la technologie logique de CMOS à rendement élevé de 28 nm de TSMC. Cette technologie est particulièrement appropriée pour la conception de systèmes de RF et de calcul de haute performance. La technologie offre les avantages de la vitesse élevée, de la faible consommation d’énergie et d’un courant de fuite moindre. Pour
Technologie de processus de CMOS de 28 nm de TSMC (calcul de haute performance et RF) Read More »
Cette technologie de procédé de CMOS de 0,35 µm est offerte par l’intermédiaire du service de plaquettes multiprojets de CMC, qui propose les technologies de CMOS aux échelles nanométriques et micrométriques de la Taiwan Semiconductor Manufacturing Company (TSMC). Applications Le procédé CMOS 0,35 µm (connu sous le nom de CMOSP35) convient pour : Les circuits analogiques Les circuits RF Les circuits
Technologie de procédés CMOS de 0,35 µm de TSMC Read More »
Le service de plaquettes multi-projets de CMC fournit les technologies CMOS nanométriques et micrométriques de Taiwan Semiconductor Manufacturing Company (TSMC). Cette technologie CMOS de 0,18 μm est proposée avec un kit de conception robuste (avec une bibliothèque de cellules du commerce) qui prend en charge les flux de conception RF, analogiques, à signaux mixtes et numériques, ainsi que divers
Technologie de processus CMOS de 0,18 µm de TSMC Read More »
Le service de plaquettes multiprojets de CMC offre la technologie de signaux mixtes RF (CR013G) de TSMC. Cette technologie a des applications potentielles dans les systèmes RF et à signaux mixtes, et convient pour : Les conceptions RF et signaux mixtes Les circuits numériques à grande vitesse La trousse de conception de procédé CR013G est disponible sur la configuration technologique durable de
Processus de signaux mixtes CMOS RF de 0,13 µm de TSMC Read More »
Micralyne MicraGEM-SiTMD est un processus MEMS basé sur silicium sur isolant (SOI) qui réduira le coût initial et le risque de développement de prototypes, tout en accélérant le délai de mise sur le marché des dispositifs MEMS. MicraGEM-SiMD est parfaitement adapté à la fabrication de miroirs inclinables et de matrices de miroirs pour atténuateurs optiques variables (VOA) et
Processus de Teledyne Micralyne Micralyne MicraGEM-Si™ MEMS Read More »
La plateforme MEMS Integrated Design for Inertial Sensors (MIDIS ™) est conçue pour fournir un processus standard de fabrication d’accéléromètres et de gyroscopes et de les intégrer dans une unité de mesure inertielle (IMU) pour des domaines d’application tels que le grand public (mobile), l’automobile, l’aérospatiale et les marché des sports et de la santé. La plateforme MIDIS™ est proposée en tant
Plateforme MIDIS de Teledyne DALSA Read More »
Le service de plaquettes multi-projets de CMC fournit la technologie MUMPs, grâce à un partenariat avec MEMSCAP Inc. La technologie PolyMUMPs est un procédé de micro-usinage à surface métallique unique à triple polysilicium avec de l’oxyde déposé (PSG) comme matériau sacrificiel et du nitrure de silicium pour l’isolation électrique du substrat. CMC offre également l’option d’une libération de HF et un séchage au dioxyde
Technologie de procédé PolyMUMPS MEMS multi-utilisateur de MEMSCAP Read More »
PiezoMUMPs est un procédé piézoélectriques à base de MEMS pour les capteurs, le captage d’énergie, les transducteurs ultrasoniques, les microphones et les microsystèmes autonomes pour les marchés de l’automobile, de l’aérospatiale, de la santé et de l’électronique de divertissement. Remarque: le nombre prévu de puces à livrer pour cette technologie est de 15.
Technologie de processus PiezoMUMPs de MEMSCAP Read More »
Cette technologie de CMOS de 0,35 µm comporte quatre couches métalliques, des cellules standards numériques, un revêtement antireflet et des photodiodes à rendement élevé, de même qu’un micro-usinage en lot. Le service de tranches multi-projets de CMC offre cette technologie de la fonderie austriamicrosystems, en proposant trois procédés : de base, opto (voir les détails ci-dessous) et à haute tension. Détails du
Technologie de procédé de CMOS de 0,35 µm d’AMS (opto) Read More »
Cette technologie de CMOS de 0,35 µm comporte quatre couches métalliques, des cellules standards numériques, un revêtement antireflet et des photodiodes à rendement élevé, de même qu’un micro-usinage en lot. Le service de plaquettes multiprojets de CMC offre cette technologie de la fonderie austriamicrosystems, en proposant trois procédés : de base, opto et à haute tension (voir les détails ci-dessous). Détails du procédé (H35B4D3) Caractéristiques de
Technologie de procédé de CMOS de 0,35 µm d’AMS (à haute tension) Read More »
La plateforme de capteur électronique est une solution de conditionnement de signal pour convertir des charges piégées en signal de tension. Les charges sont piégées à la surface par un matériau fonctionnel appliqué par l’utilisateur, comme du graphène, des biomolécules ou des points quantiques. La plateforme facilite la mise en œuvre de détecteurs performants à
Plateforme de capteur électronique Read More »
CMC Microsystèmes offre l’accès à la technologie de BiCMOS au SiGe de 130 nm à rendement élevé de GlobalFoundries® (GF). Cette technologie est particulièrement appropriée pour la conception de systèmes à signaux mixtes, à vitesse élevée et à faible niveau de bruit. Les solutions éprouvées sur silicium vous permettent d’optimiser les performances, d’intégrer de nombreuses fonctionnalités numériques et de RF et d’exploiter
BiCMOS au SiGe 8XP de 130 nm GlobalFoundries® Read More »
CMC offers access to the GlobalFoundries® 12 nm FinFET technologies. The 12LP technology is targeted for high-performance, power-efficient SoC applications in demanding, high-volume applications. 3D FinFET transistor technology provides best-in-class performance and power with significant cost advantages from 12nm area scaling. FinFET benefits include high drive current, superior mismatch and Vmin and >10x SER (soft
12 LP de GlobalFoundries® Read More »
En partenariat avec MEMSCAP Inc., CMC offre aux utilisateurs un accès à la technologie La technologie PolyMUMPs est un procédé de micro-usinage à surface métallique unique à triple polysilicium avec de l’oxyde déposé (PSG) comme matériau sacrificiel et du nitrure de silicium pour l’isolation électrique du substrat. Le post-traitement pour PolyMUMPS offre en option une libération HF et un séchage au dioxyde
Post-traitement de MEMSCAP pour PolyMUMPs Read More »
Cette technologie de CMOS de 0,35 µm comporte quatre couches métalliques, des cellules standards numériques, un revêtement antireflet et des photodiodes à rendement élevé, de même qu’un micro-usinage en lot. Le service de plaquettes multi-projets de CMC offre cette technologie de la fonderie austriamicrosystems, en proposant trois procédés : de base (voir les détails ci-dessous) opto et à
Technologie de procédé de CMOS de 0,35 µm d’AMS (de base) Read More »
CMC soutient les services de prototypage pour développer une variété de structures sur des substrats InP, GaAs et Ge par l’intermédiaire de fonderies industrielles standard, pour la recherche et les applications en optoélectronique et en photonique. Des tarifs subventionnés sont disponibles pour les abonnés CMC. Méthodes d’épitaxie Épitaxie par faisceau moléculaire (MBE) sur les substrats GaAs et Ge MBE à source de gaz sur le substrat InP Dépôt de vapeurs chimiques de métal organique (MMOCVD)
Épitaxie à semi-conducteur composé Read More »
CMC offre l’accès à la technologie de CMOS de silicium sur isolant (SOI) RF de 45 nm de GLOBALFOUNDRIES® (GF). La technologie GF 45RFSOI cible les infrastructures de télécommunication mobile de nouvelle génération à rendement élevé. Cette technologie présente les avantages collectifs des caractéristiques propres au domaine RF, l’empilage de dispositifs, une BEOL optimisée et un substrat à résistivité élevée. Les
RFSOI de 45 nm de GlobalFoundries® Read More »
CMC Microsystèmes offre l’accès à la plateforme de technologie de procédé pour FD-SOI (silicium sur isolant entièrement appauvri) 22FDX™ de 22 nm GLOBALFOUNDRIES® (GF) pour les applications embarquées à faible puissance. La technologie de transistors FD-SOI de 22 nm présente un rendement semblable aux FinFET couplé à une efficacité énergétique élevée. Le Ft élevé / Fmax élevé, le gain automatique élevé et le courant élevé du 22FDX permettent
FDSOI 22FDX de 22 nm de GlobalFoundries® Read More »
L’éventail de produits offerts par la fonderie GLOBALFOUNDRIES® (GF) en matière de photonique sur silicium (SiPh) vise à optimiser la quantité de données, la rapidité et l’efficacité, comparativement aux technologies à CMOS traditionnelles. 9WG est la première solution de fonderie SiPh de l’industrie. Reposant sur une plateforme de SOI de 90 nm, l’offre permet de tirer parti
Photonique sur silicium 9WG de GlobalFoundries® Read More »
CMC Microsystèmes offre l’accès à la technologie de BiCMOS au SiGe de 90 nm à rendement élevé de GLOBALFOUNDRIES® (GF). La technologie de BiCMOS de 90 nm à rendement élevé de GF est particulièrement appropriée pour la conception de systèmes à signaux mixtes ou logiques à vitesse élevée. Le procédé est configuré pour un fonctionnement efficace à 1,2 V, 1,8 V, 2,5 V ou
BiCMOS au SiGe 9HP de 90 nm de GlobalFoundries® Read More »
silicium-sur isolant, film de Si de 220 nm, oxyde enfoui de 2000 nm (BOX) Plaquette à haute résistivité (>750 ohm-cm) lithographie UV profonde de 193 nm pour les guides d’ondes, permettant des caractéristiques jusqu’à environ 140 nm Deux gravures partielles et une gravure complète du silicium supérieur 6 implants pour modulateurs optiques (P++, P+, P, N++, N+, N) Dépôt et implantation de germanium pour les photodétecteurs Deux niveaux de métal, pas de planarisation Gravure à l’oxyde face avant pour exposer sélectivement les guides d’ondes, p. ex., pour les applications de détection tranchée profonde avec facettes gravées pour le couplage des bords Appuie la conception et la fabrication d’une gamme de composants et de systèmes comprenant: modulateurs détecteurs guides d’ondes (bande ou crête) grilles pour le couplage de fibres tranchées profondes et les nano-cônes pour le couplage des bords multiplexeurs (diffraction ou guide d’onde en réseau) et filtres (résonateurs, réseaux de Bragg) résonateurs en anneau et à disque
Procédés de fabrication à usage général de la photonique sur silicium de AMF Read More »
Les dernières informations sur le produit sont disponibles au site Web : http://mycmp.fr/datasheet/ic-28nm-cmos28fdsoi. Pour démarrer le processus de licence de 28 nm, veuillez soumettre votre demande de trousse de conception à CMP directement via le lien : https://mycmp.fr/requests/design-kit-141.html. Remarques: STMicroelectronics interdit l’utilisation de cette technologie 28 nm pour toute application médicale ou militaire. Le nombre prévu de puces à livrer pour cette technologie est de 30.
STM 28nm FD SOI CMOS Read More »
©2024 CMC Microsystèmes. Tous droits réservés.
CMC Microsystèmes, le logo CMC Microsystèmes, CMC Basecamp, CMC SponsorChip, CADpass, Canada’s National Design Network et Réseau national de conception du Canada sont des marques de commerce ou des marques déposées de Canadian Microelectronics Corporation / Société canadienne de micro-électronique œuvrant sous le nom de CMC Microsystèmes.
